世界最大メモリー半導体企業の三星電子が回路幅３０ナノメートルの生産工程でＤＲＡＭを製造するのに初めて成功した。同社は先月、半導体素子に入る回路の線幅が３０ナノの工程で２Ｇｂ（ギガビット）ＤＤＲ３　ＤＲＡＭを作り出す技術開発に成功したと１日、明らかにした。下半期から量産に入る計画だ。

三星電子は００年に１５０ナノ工程技術を出して以来１０年間、９回にわたり同分野で‘世界初’記録を継続している。三星電子は昨年１月、４０ナノ級ＤＲＡＭを開発し、その後３０ナノ級工程に移った。５０ナノ級工程から４０ナノ級工程まで２年４カ月かかったが、今回はアップグレードの速度が上がったということだ。三星電子は昨年７月から生産ラインで４０ナノ工程でＤＲＡＭを量産している。

同社は報道資料で「その間、ＤＲＡＭのセル構造上、現在の生産工程では４０ナノ級ＤＲＡＭが技術的な限界と見なされたが、１年でこれを克服した」と明らかにした。

三星電子は３０ナノ工程技術を前面に出しながら、競争企業との技術格差をさらに広げるという戦略だ。世界メモリー業界のうちハイニックス半導体だけが昨年１１月から４０ナノ工程でＤＲＡＭを量産している。日本と台湾の企業は５０－６０ナノ水準にとどまっている。ハイニックスも年末までに３０ナノ工程の開発を終え、来年中に量産体制に入るという目標だ。

三星電子メモリー担当の趙秀仁（チョ・スイン）社長は「３０ナノ級の製品開発に成功したことで、競争会社との格差を１年以上に広げた。３０ナノ級ＤＲＡＭは最高性能の親環境ソリューションを提供する製品で、これを前面に出してＤＲＡＭ市場シェアを高めていきたい」と述べた。

微細工程の開発は２０ナノにつながる見込みだ。物理学界では現実的に１０ナノ工程まで可能と考えられている。１０ナノより細くなる場合、シリコンではなく他の素材をメモリー用として使用する必要があるという見方が多い。